System Komputerowej Ewidencji Publikacji

Strona główna   |   Skorowidz nazwisk   |   Raporty   |   Przesyłanie plików źródłowych   |   Kategorie osiągnięć naukowych   |   Dyscypliny naukowe   |   Wyloguj PBN
 
Więcej
z którymkolwiek ze słów
ze wszystkimi słowami
skonstruuj wyrażenie logiczne Pomoc
 

dr inż. Grzegorz Bazydło
Dyscypliny naukowe: Dyscyplina podstawowa: informatyka techniczna i telekomunikacja (75 %)
Dyscyplina dodatkowa: automatyka, elektronika i elektrotechnika (25 %)
Jednostka: Instytut Automatyki, Elektroniki i Elektrotechniki
Okres: cały dorobek (zarejestrowany w systemie)
Znaleziono: 52 pozycji bibliograficznych
18 pozycji bibliograficznych za ostatnie 4 pełne lata
Uwagi: (*) - gwiazdka przy nazwisku autora z UZ oznacza, że w danej publikacji podano afiliację autora inną niż UZ.

[N] - liczby punktów w nawiasie kwadratowym [ ]. Pojawia się przy artykułach w czasopismach, które opublikowano przed rokiem 2009. Dla tych publikacji system podaje liczbę punktów, która obowiązywała w roku 2009 niezależnie od roku publikacji.

[?] - znak zapytania zamiast liczby punktów. Pojawia się przy artykułach w czasopismach. Sygnalizuje, że w systemie SKEP nie znaleziono wyceny punktowej danego czasopisma na ministerialnej liście czasopism punktowanych.

Szczegółowe zasady obliczania punktów za publikacje w systemie SKEP znajdują się tutaj.

[C] [D] - dotyczy publikacja za lata [2017 - 2018] oraz [2019 - 2020]
C - Liczba punktów publikacji przypadająca na pracownika
D - Część slotu przypadająca na pracownika

Uwaga: W przypadku gdy pracownik zadeklarował również dyscyplinę dodatkową, po znaku "/" znajdują się analogiczne dane dotyczace dyscypliny dodatkowej.


1. Monografie naukowe, podręczniki akademickie, skrypty (Wydawnictwa zwarte) (WZ)

[1] Logic synthesis for FPGA-based finite state machines, 2016. Oleksandr Barkalov, Larysa Titarenko, Małgorzata Kołopieńczyk, Kamil Mielcarek, Grzegorz Bazydło, Cham Heidelberg : Springer International Publishing Switzerland 280 s. (Studies in Systems, Decision and Control Vol. 38), ISBN: 9783319242002, bibliogr. rys. tab. .- [ indeksowana w Web of Science]
Kod: MON-ANG    BibTeX    DOI: 10.1007/978-3-319-24202-6   (pkt: 25)
[WZ-12839] [data modyf: 05-10-2017 15:13]
[2] Graphic specification of programs for reconfigurable logic controllers using Unified Modeling Language, 2012. Grzegorz Bazydło, Zielona Góra : University of Zielona Góra Press 117 s. (Lecture Notes in Control and Computer Science), ISBN: 9788374814706, bibliogr. rys. tab. summ.
Kod: MON-ANG    BibTeX   (pkt: 25)
[WZ-11438] [data modyf: 14-03-2013 10:25]
2. Rozdziały w monografiach, podręcznikach, skryptach, publikacje konferencyjne w wydawnictwach książkowych (Rozdziały w wydawnictwach zwartych) (WZ-ROZ)

[1] Using UML behavior diagrams for graphical specification of programs for logic controllers, Grzegorz Bazydło, Marian Adamski
// W: Design of reconfigurable logic controllers, 2016. / eds. A. Karatkevich, A. Bukowiec, M. Doligalski, J. Tkacz, Cham Heidelberg : Springer International Publishing Switzerland (Studies in Systems, Decision and Control 45), s. 131--142, ISBN: 9783319267234
Kod: MOR-ANG    BibTeX    DOI: 10.1007/978-3-319-26725-8_10   (pkt: 5)    SCOPUS     Cytowania wg Scopus: 1 [24-02-2020]
[WZCZ-17577] [data modyf: 08-02-2016 10:40]
[2] Aplikacje internetowe w obliczu ataków sieciowych na przykładzie Codelgniter Framework, Łukasz Stefanowicz, Grzegorz Bazydło, Remigiusz Wiśniewski
// W: Zdalne odczyty : kryptologia a biznes - bezpieczeństwo stosowane, 2015. / red. M. Węgrzyn, J. Jabłoński, M. Nowakowski, Legionowo : Wydaw. BTC, s. 133--140, ISBN: 9788364702051
Kod: MOR-NANG    BibTeX   (pkt: 5)
[WZCZ-17139] [data modyf: 28-10-2015 10:52]
[3] Możliwości zastosowania waluty kryptograficznej Bitcoin, Łukasz Stefanowicz, Remigiusz Wiśniewski, Grzegorz Bazydło
// W: Transakcje i monety internetowe : kryptologia a biznes - bezpieczeństwo stosowane, 2014. / red. M. Węgrzyn, J. Jabłoński, M. Nowakowski, Legionowo : Wydaw. BTC, s. 79--86, ISBN: 9788360233986
Kod: MOR-NANG    BibTeX   (pkt: 5)
[WZCZ-16123] [data modyf: 28-10-2015 10:52]
[4] Using UML structure diagrams for graphical specification of programs for logic controllers, Grzegorz Bazydło
// W: New trends in digital systems design, 2014. / eds. A. Bukowiec, G. Borowik, M. Doligalski, Düsseldorf : VDI Verlag GmbH (Fortschritt - Berichte VDI Nr. 836), s. 68--80, ISBN: 9783183836109
Kod: MOR-ANG    BibTeX   (pkt: 5)
[WZCZ-16429] [data modyf: 27-08-2015 12:05]
[5] Modelowanie sytuacji awaryjnych w hierarchicznej maszynie stanów UML 2.4 z wykorzystaniem atrybutu historii, Marian Adamski, Grzegorz Bazydło
// W: Projektowanie, analiza i implementacja systemów czasu rzeczywistego, 2011. / red. L. Trybus, S. Samolej, Warszawa : Wydaw. Komunikacji i Łączności, s. 41--52, ISBN: 8788320618228
Kod: MOR-NANG    BibTeX   (pkt: 5)
[WZCZ-13611] [data modyf: 26-02-2015 13:01]
[6] Rola diagramów struktury UML w projektowaniu rekonfigurowalnych sterowników logicznych, Grzegorz Bazydło
// W: Współczesne problemy informatyki : podpisy elektroniczne, algorytmy kryptograficzne oraz inne algorytmy współczesnej informatyki, 2011. / red. S. Lebiediewa, A. Libera, Legnica : Wyższa Szkoła Menedżerska, s. 319--334, ISBN: 9788360357231
Kod: MOR-NANG    BibTeX   (pkt: 5)
[WZCZ-14874] [data modyf: 28-11-2012 12:23]
[7] Zastosowanie architektury MDA do syntezy hierarchicznej, współbieżnej maszyny stanów UML, Grzegorz Bazydło, Marian Adamski
// W: Projektowanie, analiza i implementacja systemów czasu rzeczywistego, 2011. / red. L. Trybus, S. Samolej, Warszawa : Wydaw. Komunikacji i Łączności, s. 29--40, ISBN: 8788320618228
Kod: MOR-NANG    BibTeX   (pkt: 5)
[WZCZ-13610] [data modyf: 26-02-2015 13:01]
3. Artykuły w czasopismach (CZASOP)

Uwaga!. Pokazane w nawiasach liczby oznaczają całkowitą wartość punktową danej publikacji. W przypadku publikacji wieloautorskich poszczególni jej autorzy otrzymują tylko pewną część tych punktów, zgodnie z odpowiednimi zasadami obowiązującymi na UZ.
[1] Dual-model approach for safety-critical embedded systems / Grzegorz Łabiak, Marek Węgrzyn, Alfredo Rosado Munoz, Grzegorz Bazydło, 2020. Microprocessors and Microsystems Vol. 72, 1--11, ISSN: 0141-9331, , eISSN: 1872-9436, bibliogr. rys. tab. summ.
Słowa kluczowe: Control unit, Dual modular redundancy (DMR), Embedded systems, GPGA, High-level modeling, Petri nets, Safety-critical systems, UML State machines
Kod: CZR-N-WYKAZ    BibTeX   (pkt: 40)    DOI: 10.1016/j.micpro.2019.102924         Cytowania wg Scopus: 0 [24-02-2020]
[AWCZ-24509] [data modyf: 31-10-2019 09:48]
[20] [0,5] / [20] [0,5]
[2] Design and Verification of Cyber-Physical Systems Specified by Petri Nets-A Case Study of a Direct Matrix Converter / Remigiusz Wiśniewski, Grzegorz Bazydło, Paweł Szcześniak, Iwona Grobelna, Marcin Wojnakowski, 2019. Mathematics Vol. 7, 1--24, ISSN: 2227-7390, , eISSN: 2227-7390, bibliogr. rys. tab. summ.
Słowa kluczowe: Petri net, SVM, cyber-physical system, design, direct matrix converter, verification
Kod: CZR-N-WYKAZ    BibTeX   (pkt: 20)    DOI: 10.3390/math7090812         Cytowania wg Scopus: 0 [24-02-2020]
[AWCZ-24314] [data modyf: 06-09-2019 11:35]
[4] [0,2] / [4] [0,2]
[3] Low-Cost FPGA Hardware Implementation of Matrix Converter Switch Control / Remigiusz Wiśniewski, Grzegorz Bazydło, Paweł Szcześniak, 2019. IEEE Transactions on Circuits and Systems - II: Express Briefs Vol. 66, iss. 7, 1177--1181, ISSN: 1549-7747, , eISSN: 1558-3791, bibliogr. tab. summ.
Kod: CZR-N-WYKAZ    BibTeX   (pkt: 140)    DOI: 10.1109/TCSII.2018.2875589         Cytowania wg Scopus: 1 [24-02-2020]
[AWCZ-23194] [data modyf: 28-06-2019 13:20]
[70] [0,5] / [140] [1]
[4] Petri net-based specification of cyber-physical systems oriented to control direct matrix converters with space vector modulation / Remigiusz Wiśniewski, Grzegorz Bazydło, Paweł Szcześniak, Marcin Wojnakowski, 2019. IEEE Access Vol. 7, 23407--23420, ISSN: 2169-3536, , eISSN: 2169-3536, bibliogr. rys. tab. summ.
Słowa kluczowe: FPGA, Petri net, SVM, Verilog, concurrency, cyber-physical system, matrix converter
Kod: CZR-N-WYKAZ    BibTeX   (pkt: 100)    DOI: 10.1109/ACCESS.2019.2899316         Cytowania wg Scopus: 3 [24-02-2020]
[AWCZ-23665] [data modyf: 07-10-2019 14:03]
[50] [0,5] / [100] [1]
[5] SVM Algorithm Oriented for Implementation in a Low-Cost Xilinx FPGA / Remigiusz Wiśniewski, Grzegorz Bazydło, Paweł Szcześniak, 2019. Integration - the VLSI Journal Vol. 64, 163--172, ISSN: 0167-9260, , eISSN: 1872-7522, bibliogr. rys. tab. wykr. summ.
Słowa kluczowe: FPGA, Matrix converter, SiC transistor, Space vector modulation, Verilog
Kod: CZR-N-WYKAZ    BibTeX   (pkt: 70)    DOI: 10.1016/j.vlsi.2018.10.002         Cytowania wg Scopus: 1 [24-02-2020]
[AWCZ-23192] [data modyf: 16-11-2018 13:36]
[28,58] [0,41] / [40,41] [0,58]
[6] Demand Side Management through Home Area Network systems / Grzegorz Bazydło, Szymon Wermiński, 2018. International Journal of Electrical Power and Energy Systems Vol. 97, 174--185, ISSN: 0142-0615, bibliogr. rys. tab. wykr. summ.
Słowa kluczowe: DR, DSM, FPGA, HAN, UML, Verilog
Kod: CZR-JCR    BibTeX   (pkt: 40)    DOI: 10.1016/j.ijepes.2017.10.026         Cytowania wg Scopus: 13 [24-02-2020]
[AWCZ-21863] [data modyf: 13-11-2017 08:15]
[40] [1] / [40] [1]
[7] Dynamic Partial Reconfiguration of Concurrent Control Systems Implemented in FPGA Devices / Remigiusz Wiśniewski, Grzegorz Bazydło, Luis Gomes, Anico Costa, 2017. IEEE Transactions on Industrial Informatics Vol. 13, iss. 4, 1734--1741, ISSN: 1551-3203,
Kod: CZR-JCR    BibTeX   (pkt: 50)    DOI: 10.1109/TII.2017.2702564         Cytowania wg Scopus: 13 [24-02-2020]
[AWCZ-21320] [data modyf: 28-08-2017 09:52]
[25] [0,5] / [50] [1]
[8] From UML specification into FPGA implementation / Grzegorz Bazydło, Marian Adamski, Marek Węgrzyn, Alfredo Rosado-Munoz, 2014. Advances in Electrical and Electronic Engineering Vol. 12, no. 5, 452--458, ISSN: 1336-1376, , eISSN: 1804-3119, bibliogr. rys. tab. summ.
Słowa kluczowe: FPGA, FSM, UML, Verilog, logic controllers
Kod: CZR-INNE    BibTeX   (pkt: 0)    DOI: 10.15598/aeee.v12i5.1147         Cytowania wg Scopus: 3 [24-02-2020]
[AWCZ-18709] [data modyf: 10-03-2017 12:38]
[9] Realizaciâ shemy ustrojstva upravleniâ s dvumâ istočnikami kodov / Oleksandr Barkalov, Grzegorz Bazydło, Â. E. Vizor, A. V. Matvienko, Larysa Titarenko, 2014. Komp'juterni Zasobi, Mereži ta Sistemi, no. 13, 157--164, ISSN: 1817-9908, rys.
Kod: CZR-ZAG    BibTeX   (pkt: 5)
[AWCZ-18608] [data modyf: 21-02-2017 13:00]
[10] Wykorzystanie pseudostanów historii do modelowania sytuacji awaryjnych w maszynie stanów UML / Grzegorz Bazydło, Marian Adamski, Łukasz Stefanowicz, 2014. Pomiary, Automatyka, Kontrola Vol. 60, nr 7, 513--515, ISSN: 0032-4140, bibliogr. rys. summ.
Słowa kluczowe: UML, history pseudostate, logic controller, maszyna stanów, pesudostan historii, state machine, sterownik logiczny
Kod: CZR-WYKAZ    BibTeX   (pkt: 7)
[AWCZ-18553] [data modyf: 28-10-2015 10:52]
[11] Specyfikacja hierarchicznej maszyny stanów UML 2.4 i jej automatyczna implementacja w języku Verilog / Grzegorz Bazydło, Marian Adamski, 2011. Przegląd Elektrotechniczny, nr 11, 145--149, ISSN: 0033-2097, bibliogr. rys. tab. wykr. summ.
Słowa kluczowe: FPGA, UML, Verilog, maszyna stanowa, state machine
Kod: CZR-JCR    BibTeX   (pkt: 15)
[AWCZ-16011] [data modyf: 28-11-2012 12:22]
[12] Obsługa wyjątków w maszynie stanowej UML realizowanej w mikrosystemach cyfrowych / Grzegorz Bazydło, Marian Adamski, 2010. Pomiary, Automatyka, Kontrola Vol. 56, nr 7, 728--731, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Kod: CZR-WYKAZ    BibTeX   (pkt: 9)
[AWCZ-15020] [data modyf: 17-09-2010 10:09]
[13] Synteza behawioralna sterowników rekonfigurowalnych na podstawie modelu maszyny stanowej UML / Grzegorz Bazydło, 2009. Pomiary, Automatyka, Kontrola, nr 7, 508--510, ISSN: 0032-4140, bibliogr. rys. summ.
Słowa kluczowe: FPGA, UML, Verilog, reconfigurable controller, rekonfigurowalny sterownik
Kod: CZR-WYKAZ    BibTeX   (pkt: 6)
[AWCZ-13908] [data modyf: 17-06-2009 12:52]
[14] Projektowanie sterowników logicznych opisanych diagramami maszyny stanowej UML / Grzegorz Bazydło, Marian Adamski, 2008. Czasopismo Techniczne : Informatyka, z. 24, 3--18, ISSN: 1897-631X, bibliogr. rys. tab. summ.
Słowa kluczowe: FPGA, UML, Verilog, diagram maszyny stanowej, logic controller, state machine diagram, sterownik logiczny
Kod: CZR-WYKAZ    BibTeX   (pkt: [?] )
[AWCZ-13840] [data modyf: 20-05-2009 11:54]
[15] Specyfikacja behawioralna dla rekonfigurowalnych sterowników logicznych z wykorzystaniem diagramów maszyny stanowej z języka UML 2.0 / Grzegorz Bazydło, 2007. Pomiary, Automatyka, Kontrola, nr 5, 21--23, ISSN: 0032-4140, bibliogr. rys. summ.
Słowa kluczowe: UML, specyfikacja behawioralna, statechart
Kod: CZR-WYKAZ    BibTeX   (pkt: [6])
[AWCZ-12182] [data modyf: 07-08-2015 10:22]
[16] System do komputerowego projektowania programów dla rekonfigurowalnych sterowników logicznych / Grzegorz Bazydło, 2007. Informatyka Teoretyczna i Stosowana R. 7, nr 11, 89--100, ISSN: 1643-2355, bibliogr. rys. tab. summ.
Słowa kluczowe: UML, Verilog, diagramy maszyny stanowej, logic controller, state machine diagrams, sterownik logiczny
Kod: CZR-INNE3    BibTeX   (pkt: [0])
[AWCZ-15390] [data modyf: 03-02-2011 11:18]
4. Publikacje recenzowane w innych wydawnictwach ciągłych (INNE-REC)

Uwaga!. Pokazane w nawiasach liczby oznaczają całkowitą wartość punktową danej publikacji. W przypadku publikacji wieloautorskich poszczególni jej autorzy otrzymują tylko pewną część tych punktów, zgodnie z odpowiednimi zasadami obowiązującymi na UZ.
[1] Realizaciâ shemy avtomata Mura s dvumâ istočnikami kodov / Oleksandr Barkalov, Â. E. Vizor, A. V. Matvienko, Grzegorz Bazydło, Larysa Titarenko // W: Problemi Informatizacii ta Upravlinnâ - (Zbirnik Naukovih Prac) .- 2014, Vip. 3(47), s. 6--12, ISSN: 2073-4751, bibliogr. rys. tab.
Kod: CIA-JED    BibTeX   (pkt: 0)
[AWI-10106] [data modyf: 24-08-2015 15:17]
5. Materiały konferencyjne (KONF)

[1] Analysis and Design Automation of Cyber-Physical System with Hippo and IOPT-Tools, 2019. Remigiusz Wiśniewski, Grzegorz Bazydło, Luis Gomes, Anico Costa, Marcin Wojnakowski // W: 45th Annual Conference of the IEEE Industrial Electronics Society - IECON 2019. Lisbon, Portugalia New York : IEEE Xplore, 2019, s. 5843--5848, ISBN: 9781728148786
Kod: KON-ANG    BibTeX    DOI: 10.1109/IECON.2019.8926692   (pkt: 0)
[KONF-23599] [data modyf: 13-12-2019 16:20]
[0] [0] / [0] [0]
[2] A Preface for Symposium No 12 "Logic Synthesis and Control Systems", 2018. Robert Czerwiński, Dariusz Kania, Józef Kulisz, Remigiusz Wiśniewski, Grzegorz Bazydło // W: International Conference of Computational Methods in Sciences and Engineering - ICCMSE 2018. Thessaloniki, Grecja New York : AIP Publishing, 2018, AIP Conference Proceedings, Vol. 2040, s. 1--4
Kod: ROZ-5    BibTeX    DOI: 10.1063/1.5079135   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-23302] [data modyf: 04-12-2018 10:12]
[0] [0] / [0] [0]
[3] Model Driven Architecture Approach to Logic Controller Design, 2018. Grzegorz Łabiak, Grzegorz Bazydło // W: International Conference of Computational Methods in Sciences and Engineering - ICCMSE 2018. Thessaloniki, Grecja New York : AIP Publishing, 2018, AIP Conference Proceedings, Vol. 2040, s. 1--5
Kod: KON-WoS    BibTeX    DOI: 10.1063/1.5079137   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-23308] [data modyf: 03-06-2019 17:44]
[7,5] [0,5] / [7,5] [0,5]
[4] The Use of UML and Petri Net for Graphic Specification of the Reconfigurable Logic Controllers, 2018. Grzegorz Bazydło, Marcin Wojnakowski, Remigiusz Wiśniewski // W: International Conference of Computational Methods in Sciences and Engineering - ICCMSE 2018. Thessaloniki, Grecja New York : AIP Publishing, 2018, AIP Conference Proceedings, Vol. 2040, s. 1--5
Kod: KON-WoS    BibTeX    DOI: 10.1063/1.5079138   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-23309] [data modyf: 03-06-2019 12:37]
[5] [0,33] / [5] [0,33]
[5] User Awareness in IoT Security. A Survey of Polish users, 2018. Iwona Grobelna, Michał Grobelny, Grzegorz Bazydło // W: International Conference of Computational Methods in Sciences and Engineering - ICCMSE 2018. Thessaloniki, Grecja New York : AIP Publishing, 2018, AIP Conference Proceedings, Vol. 2040, s. 1--5
Kod: KON-WoS    BibTeX    DOI: 10.1063/1.5079136   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-23307] [data modyf: 03-06-2019 17:43]
[5] [0,33] / [5] [0,33]
[6] A Preface for Symposium No 29 "Logic Synthesis and Control Systems", 2017. Dariusz Kania, Józef Kulisz, Remigiusz Wiśniewski, Grzegorz Bazydło // W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering - ICCMSE 2017. Thessaloniki, Grecja New York : AIP Publishing, 2017, AIP Conference Proceedings, Vol. 1906, s. 1--3
Kod: KON-ANG    BibTeX    DOI: 10.1063/1.5012393   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-22856] [data modyf: 11-12-2017 12:26]
[0] [0] / [0] [0]
[7] Hardware realization of an SVM algorithm implemented in FPGAs, 2017. Remigiusz Wiśniewski, Grzegorz Bazydło, Paweł Szcześniak // W: Photonics Applications in Astronomy, Communications, Industry and Hight Energy Physics Experiments 2017. Wilga, Polska Bellingham : Society of Photo-Optical Instrumentation Engineers. SPIE, 2017, Proceedings of SPIE, Vol 10445, s. 1--11, ISBN: 9781510613546
Słowa kluczowe: field programmable gate arrays

Kod: KON-WoS    BibTeX    DOI: 10.1117/12.2280447   (pkt: 15)
[KONF-22699] [data modyf: 19-10-2017 12:31]
[5] [0,33] / [5] [0,33]
[8] IoT Security with One-Time Pad Secure Algorithm Based on the Double Memory Technique, 2017. Remigiusz Wiśniewski, Michał Grobelny, Iwona Grobelna, Grzegorz Bazydło // W: Proceedings of the International Conference of Computational Methods in Sciences and Engineering - ICCMSE 2017. Thessaloniki, Grecja New York : AIP Publishing, 2017, AIP Conference Proceedings, Vol. 1906, s. 1--5, ISBN: 9780735415966
Kod: KON-WoS    BibTeX    DOI: 10.1063/1.5012401   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 3 [24-02-2020]
[KONF-22855] [data modyf: 12-02-2018 11:39]
[3,75] [0,25] / [3,75] [0,25]
[9] Load shifting with the use of home energy management system implemented in FPGA, 2017. Grzegorz Bazydło, Szymon Wermiński // W: Photonics Applications in Astronomy, Communications, Industry and Hight Energy Physics Experiments 2017. Wilga, Polska Bellingham : Society of Photo-Optical Instrumentation Engineers. SPIE, 2017, Proceedings of SPIE, Vol 10445, s. 1--11, ISBN: 9781510613546
Słowa kluczowe: field programmable gate arrays

Kod: KON-WoS    BibTeX    DOI: 10.1117/12.2281065   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-22700] [data modyf: 19-10-2017 12:42]
[7,5] [0,5] / [7,5] [0,5]
[10] Dynamic partial reconfiguration of logic controllers implemented in FPGAs, 2016. Grzegorz Bazydło, Remigiusz Wiśniewski // W: Photonics Applications in Astronomy, Communications, Industry, and High-Energy Physics Experiments 2016. Wilga, Polska Bellingham : SPIE, 2016, Proceedings of SPIE, Vol. 10031, s. 1, ISBN: 9781510604858
Kod: KON-WoS    BibTeX    DOI: 10.1117/12.2249405   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 2 [24-02-2020]
[KONF-22281] [data modyf: 21-02-2017 15:06]
[11] Application of Hypergraphs in the Prime Implicants Selection Process, 2015. Remigiusz Wiśniewski, Łukasz Stefanowicz, Grzegorz Bazydło, Marek Węgrzyn // W: 13th IFAC and IEEE Conference on Programmable Devices and Embedded Systems. Cracow, Polska Amsterdam : Elsevier Science Publishers B. V., 2015, IFAC-PapersOnLine, 2015, Vol. 48, no. 4, s. 302--305, ISBN: ISSN: 2405-8963
Słowa kluczowe: selection of prime implicants, exact transversal, hypergraph, minimization of Boolean functions

Kod: KON-WoS    BibTeX    DOI: 10.1016/j.ifacol.2015.07.051   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-22831] [data modyf: 24-11-2017 10:17]
[12] Aplikacje webowe w obliczu ataków internetowych - na przykłądzie Codelgniter Framework, 2015. Łukasz Stefanowicz, Grzegorz Bazydło, Remigiusz Wiśniewski // W: Kryptologia a biznes - bezpieczeństwo stosowane : zdalne odczyty : II konferencja naukowo-przemysłowa. Zielona Góra - Nowy Kisielin, Polska [b. m.], 2015, s. 1--21 .- [postery]
Kod: ROZ-5    BibTeX   (pkt: 0)
[KONF-21892] [data modyf: 28-10-2015 10:52]
[13] Design of FPGA-based Moore FSM with two sources of state codes, 2015. Oleksandr Barkalov, Larysa Titarenko, Grzegorz Bazydło, Marek Węgrzyn // W: International Conference of Computational Methods in Sciences and Engineering - ICCMSE 2015. Athens, Grecja [B. m.] : AIP Publishing, 2015, AIP Conference Proceedings, Vol. 1702, s. 1--4, ISBN: 9780735413498
Kod: KON-WoS    BibTeX    DOI: 10.1063/1.4938893   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 1 [24-02-2020]
[KONF-22056] [data modyf: 08-04-2016 14:17]
[14] Translation UML diagrams into Verilog, 2014. Grzegorz Bazydło, Marian Adamski, Łukasz Stefanowicz // W: 7th International Conference on Human System Interactions - HSI 2014 : USB proceedings. Lisbon, Portugalia New York : IEEE, 2014, s. 267--271, ISBN: 9781479947140
Słowa kluczowe: Hierarchical Concurrent Finite State Machine (HCFSM), UML, Verolog, logic controller, state machine diagram

Kod: KON-WoS    BibTeX    DOI: 10.1109/HSI.2014.6860487   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 20 [24-02-2020]
[KONF-21373] [data modyf: 06-03-2017 11:45]
[15] Zastosowanie diagramów UML w graficznej specyfikacji programów dla sterowników logicznych, 2014. Grzegorz Bazydło // W: Informatyka - sztuka czy rzemiosło - KNWS' 14 : materiały 11. konferencji naukowej. Karpacz, Polska Zielona Góra : Uniwersytet Zielonogórski, Wydział Elektrotechniki,Informatyki i Telekomunikacji, 2014, s. 34--35
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-21415] [data modyf: 07-09-2015 15:52]
[16] From UML state machine diagram into FPGA implementation, 2013. Grzegorz Bazydło, Marian Adamski, Marek Węgrzyn, Alfredo Rosado-Munoz // W: 12th IFAC Conference on Programmable Devices and Embedded Systems - PDeS 2013. Velké Karlovice, Czechy [B. m.] : [brak wydawcy], 2013, s. 298--303, ISBN: 9783902823533
Słowa kluczowe: discrete event-system design, embedded systems, industrial PCs and PLCs, industrial programmable controllers, microprocessors and microcontrollers

Kod: KON-ANG    BibTeX    DOI: 10.3182/20130925-3-CZ-3023.00061   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 2 [24-02-2020]
[KONF-21042] [data modyf: 25-08-2015 10:17]
[17] Specyfikacja hierarchicznej maszyny stanów UML 2.3 i jej automatyczna implementacja w języku Verilog, 2011. Grzegorz Bazydło, Marian Adamski // W: Informatyka - sztuka czy rzemiosło - KNWS' 11 : materiały 8. konferencji naukowej. Karpacz, Polska [B. m.] : [brak wydawcy], 2011, s. 47--52
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-20018] [data modyf: 20-06-2011 12:21]
[18] Synteza behawioralna sterowników rekonfigurowalnych na podstawie modelu maszyny stanowej UML, 2009. Grzegorz Bazydło // W: Informatyka - sztuka czy rzemiosło - KNWS' 09 : materiały 6. konferencji naukowej : preprint. Rydzyna, Polska [B. m.] : [brak wydawcy], 2009, s. 22--24
Słowa kluczowe: FPGA, UML, Verilog, reconfigurable controller, rekonfigurowalny sterownik

Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-19214] [data modyf: 19-06-2009 10:38]
[19] From UML state machine diagrams to FPGA, 2007. Grzegorz Bazydło // W: International Workshop Control and Information Technology - IWCIT 2007. Ostrava, Czechy Ostrava : VSB - Technical University of Ostrava, 2007, s. 183--186, ISBN: 9788024815671
Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-18471] [data modyf: 12-09-2007 14:17]
[20] Od diagramu maszyny stanowej UML do FPGA, 2007. Grzegorz Bazydło // W: Innovacijni problemi avtomatizacii upravlinnâ biznesom : materiali 1-oi mižnarodnoi naukovo-praktičnoi konferencii. Žitomir, Polska Žitomir : Institut Pidpriemnictva ta Sučasnih Tehnologij, 2007, s. 81--84
Kod: ROZ-5    BibTeX   (pkt: 0)
[KONF-19900] [data modyf: 03-02-2011 10:09]
[21] Diagramy maszyny stanowej z języka UML 2.0 jako narzędzie specyfikacji behawioralnej dla sterowników logicznych, 2006. Grzegorz Bazydło // W: VIII Międzynarodowe Warsztaty Doktoranckie - OWD 2006. Wisła, Polska Gliwice : [brak wydawcy], 2006, Archiwum Konferencji PTETIS, Vol. 22, s. 327--332, ISBN: 8392224213
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-18063] [data modyf: 07-08-2015 10:21]
[22] Graphic specification of programs for logic controllers using state machine diagrams from UML, 2006. Grzegorz Bazydło // W: Tools of Information Technology : Proceedings of the 1th Conference. Rzeszów, Polska Rzeszów : [brak wydawcy], 2006, s. 32--36, ISBN: 8360583005
Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-18010] [data modyf: 07-08-2015 10:21]
[23] The UML diagrams in graphic specification of logic controllers, 2006. Grzegorz Bazydło // W: 1st. International Conference for Young Researchers in Computer Science, Control, Electrical Engineering and Telecommunications - ICYR : abstracts. Zielona Góra, Polska Zielona Góra : [brak wydawcy], 2006, s. 77--78
Kod: ROZ-5    BibTeX   (pkt: 0)
[KONF-18434] [data modyf: 07-08-2015 10:21]
[24] Graficzna specyfikacja programów dla sterowników logicznych z wykorzystaniem języka UML, 2005. Grzegorz Bazydło, Marian Adamski // W: Reprogramowalne Układy Cyfrowe - RUC 2005 : materiały VIII krajowej konferencji naukowej. Szczecin, Polska Szczecin : Politechnika Szczecińska, 2005, s. 65--71, ISBN: 8387362697
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-17060] [data modyf: 07-08-2015 10:22]
[25] Modelowanie multiautomatu cyfrowego LSM, 2004. Grzegorz Bazydło // W: Współczesne problemy zarządzania i marketingu : [konferencja naukowa]. Legnica, Polska Legnica : Wyższa Szkoła Menedżerska, 2004, s. 293--297, ISBN: 8391346528
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-18034] [data modyf: 13-10-2006 10:27]
[26] Wykorzystanie języka UML do modelowania małych systemów reaktywnych, 2004. Grzegorz Bazydło // W: VI Międzynarodowe Warsztaty Doktoranckie - OWD 2004. Wisła, Polska Gliwice : [brak wydawcy], 2004, Archiwum Konferencji PTETiS, Vol. 19, z. 5, s. 379--383, ISBN: 83915999183
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-18029] [data modyf: 13-10-2006 09:32]


kontakt techniczny: skep@bu.uz.zgora.pl
© 2001-2020 Uniwersytet Zielonogórski