System Komputerowej Ewidencji Publikacji

Strona główna   |   Skorowidz nazwisk   |   Raporty   |   Przesyłanie plików źródłowych   |   Kategorie osiągnięć naukowych   |   Dyscypliny naukowe   |   Wyloguj PBN
 
Więcej
z którymkolwiek ze słów
ze wszystkimi słowami
skonstruuj wyrażenie logiczne Pomoc
 

mgr inż. Sławomir Chmielewski
Dyscypliny naukowe:
Jednostka: Byli Pracownicy Wydziału WIEA
Okres: cały dorobek (zarejestrowany w systemie)
Znaleziono: 40 pozycji bibliograficznych
1 pozycji bibliograficznych za ostatnie 4 pełne lata
Uwagi: (*) - gwiazdka przy nazwisku autora z UZ oznacza, że w danej publikacji podano afiliację autora inną niż UZ.

[N] - liczby punktów w nawiasie kwadratowym [ ]. Pojawia się przy artykułach w czasopismach, które opublikowano przed rokiem 2009. Dla tych publikacji system podaje liczbę punktów, która obowiązywała w roku 2009 niezależnie od roku publikacji.

[?] - znak zapytania zamiast liczby punktów. Pojawia się przy artykułach w czasopismach. Sygnalizuje, że w systemie SKEP nie znaleziono wyceny punktowej danego czasopisma na ministerialnej liście czasopism punktowanych.

Szczegółowe zasady obliczania punktów za publikacje w systemie SKEP znajdują się tutaj.

[C] [D] - dotyczy publikacja za lata [2017 - 2018] oraz [2019 - 2020]
C - Liczba punktów publikacji przypadająca na pracownika
D - Część slotu przypadająca na pracownika

Uwaga: W przypadku gdy pracownik zadeklarował również dyscyplinę dodatkową, po znaku "/" znajdują się analogiczne dane dotyczace dyscypliny dodatkowej.


1. Monografie naukowe, podręczniki akademickie, skrypty (Wydawnictwa zwarte) (WZ)

[1] Logic Synthesis for FPGA-Based Control Units : Structural Decomposition in Logic Design, 2020. Oleksandr Barkalov, Larysa Titarenko, Kamil Mielcarek, Sławomir Chmielewski, Berlin : Springer International Publishing XV, 238 s. (Lecture Notes in Electrical Engineering Vol. 636), ISBN: 9783030382940, bibliogr. il.
Kod: MON-WI    BibTeX    DOI: 10.1007/978-3-030-38295-7   (pkt: 80)
[WZ-15222] [data modyf: 04-12-2019 11:04]
3. Artykuły w czasopismach (CZASOP)

Uwaga!. Pokazane w nawiasach liczby oznaczają całkowitą wartość punktową danej publikacji. W przypadku publikacji wieloautorskich poszczególni jej autorzy otrzymują tylko pewną część tych punktów, zgodnie z odpowiednimi zasadami obowiązującymi na UZ.
[1] Hardware reduction in CPLD-based Moore FSM / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2014. Journal of Circuits, Systems, and Computers Vol. 23, no. 6, 1--21, ISSN: 0218-1266, bibliogr. rys. tab. summ.
Słowa kluczowe: CPLD, Moore FSM, logic synthesis, pseudoequivalent states, state assignment
Kod: CZR-JCR    BibTeX   (pkt: 15)        Cytowania wg Scopus: 9 [24-02-2020]
[AWCZ-18234] [data modyf: 04-09-2015 09:57]
[2] Synthesis of finite state machines with use of pseudoequivalent states / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2013. Pomiary, Automatyka, Kontrola Vol. 59, nr 11, 1198--1202, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Słowa kluczowe: CPLD, Moore FSM, automat Moore'a, logic synthesis, state assignment, synteza logiczna
Kod: CZR-WYKAZ    BibTeX   (pkt: 7)
[AWCZ-17885] [data modyf: 20-08-2015 12:18]
[3] Wykorzystanie własności układu sterującego w układach CPLD / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2011. Pomiary, Automatyka, Kontrola Vol. 57, nr 8, 854--857, ISSN: 0032-4140, bibliogr. rys. tab. wykr. summ.
Słowa kluczowe: CPLD, Moore finite-stae-machine, automat Moore'a, mikroprogramowalny układ sterujący, programmable logic device
Kod: CZR-WYKAZ    BibTeX   (pkt: 7)
[AWCZ-15917] [data modyf: 28-11-2012 12:22]
[4] Zmniejszenie zasobów sprzętowych w układach CPLD przy użyciu automatów Moore'a / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2010. Pomiary, Automatyka, Kontrola Vol. 56, nr 7, 714--717, ISSN: 0032-4140, bibliogr. rys. tab. wykr. summ.
Kod: CZR-WYKAZ    BibTeX   (pkt: 9)
[AWCZ-15019] [data modyf: 17-09-2010 10:07]
[5] Zmniejszenie zużycia makrokomórek PAL w realizacjach układowych automatów Moore'a / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2010. Pomiary, Automatyka, Kontrola Vol. 56, nr 11, 1375--1377, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Słowa kluczowe: Moore finite-state-machine, automat Moore'a, control unit, jednostka sterująca, logic circuit, programmable logic device, układ cyfrowy, układy programowalne
Kod: CZR-WYKAZ    BibTeX   (pkt: 9)
[AWCZ-15258] [data modyf: 18-12-2010 10:13]
[6] Decrease of the number of PAL macrocells for Moore FSM / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2009. Pomiary, Automatyka, Kontrola, nr 7, 476--478, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Słowa kluczowe: CPLD, Moore finite-state-machine, PAL macrocells, PAL makro-komórka, algorithmic state machine, algorytmiczna maszyna stanów, automat Moore'a, embedded memory blocks, wbudowany blok pamięci
Kod: CZR-WYKAZ    BibTeX   (pkt: 6)
[AWCZ-13903] [data modyf: 17-06-2009 12:38]
[7] Hardware reduction for Moore FSM implemented with CPLD / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2009. Electronics and Telecommunications Quarterly Vol. 55, no 2, 317--333 bibliogr. rys. tab. wykr. summ.
Słowa kluczowe: CPLD, Moore finite-state-machine, PAL, graph-scheme of algorithm, macrocell, pseudoequivalent states, synthesis
Kod: CZR-WYKAZ    BibTeX   (pkt: 6)
[AWCZ-14151] [data modyf: 18-11-2009 09:54]
[8] Minimization of Moore FSM on CPLD using PAL technology / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2009. Pomiary, Automatyka, Kontrola, nr 8, 675--677, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Słowa kluczowe: CPLD, GSA, Moore finite-state-machine, PAL macrocells, automat Moore'a, embedded memory blocks, makro-komórka PAL, wbudowany blok pamięci
Kod: CZR-WYKAZ    BibTeX   (pkt: 6)
[AWCZ-14109] [data modyf: 20-10-2009 12:20]
[9] Decrease of hardware amount in logic circuit of Moore FSM / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2008. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 6, 750--752 [CD-ROM], ISSN: 1230-3496, bibliogr. rys. tab. wykr. summ.
Słowa kluczowe: CPLD, Moore finite-state-machine, PAL macrocells, PAL makro-komórka, automat Moore'a, flow-chart of algorithm, schemat blokowy algorytmu
Kod: CZR-WYKAZ    BibTeX   (pkt: [4])
[AWCZ-13084] [data modyf: 01-07-2008 12:36]
[10] Optimization of Moore FSM with refined state encoding / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2008. Pomiary, Automatyka, Kontrola Vol. 54, nr 8, 553--555, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Słowa kluczowe: CPLD, Moore finite-state-machine, Moore finite-state-machinePAL macrocells, PAL macrocells, PAL makro-komórka, automat Moore'a, flow-chart of algorithm, schemat blokowy algorytmu
Kod: CZR-WYKAZ    BibTeX   (pkt: [6])
[AWCZ-13265] [data modyf: 03-10-2008 12:52]
[11] Optimizaciâ logičeskoj shemy avtomata mura na programmiruemoj matričnoj logike / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2007. Informatika, no 2, 70--76 bibliogr. rys. tab. summ.
Kod: CZR-INNE    BibTeX   (pkt: [0])
[AWCZ-12509] [data modyf: 07-08-2015 10:21]
[12] Optimization of logic circuit of Moore FSM on CPLD / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2007. Pomiary, Automatyka, Kontrola, nr 5, 18--20, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Słowa kluczowe: CPLD, Moore finite-state-machine, PAL macrocels, PAL makro-komórka, automat Moore'a, embedded memory blocks, flow-chart of algorithm, schemat blokowy algorytmu, wbudowany blok pamięci
Kod: CZR-WYKAZ    BibTeX   (pkt: [6])
[AWCZ-12181] [data modyf: 07-08-2015 10:21]
[13] Optymalizacja skończonych automatów Moore'a w układach CPLD / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2007. Pomiary, Automatyka, Kontrola, nr 7, 136--138, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Słowa kluczowe: CPLD, FSM, algorytmiczna sieć działań, automat stanów, embedded memory blocks, flow-chart of algorithm, wbudowany blok pamięci
Kod: CZR-WYKAZ    BibTeX   (pkt: [6])
[AWCZ-12291] [data modyf: 07-08-2015 10:21]
[14] Reduction in the number of PAL macrocells in the circuit of a moore FSM / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, 2007. International Journal of Applied Mathematics and Computer Science Vol. 17, no 4, 565--675, ISSN: 1641-876X, bibliogr. rys. tab. wykr. summ.
Słowa kluczowe: complex programmable logic devices, design, logic cicuit, moore finite-state machine, pseudoequivalent states
Kod: CZR-JCR    BibTeX   (pkt: [6])        Cytowania wg Scopus: 27 [24-02-2020]
[AWCZ-12699] [data modyf: 07-08-2015 10:21]
[15] Modelling and synthesis of automata in HDLs / Sławomir Chmielewski, Marek Węgrzyn, 2006. Proceedings of SPIE: Photonics Applications in Astronomy, Communications, Industry and High-Energy Physics Experiments 2006 Vol. 6347, [14] summ.
Kod: CZR-WYKAZ    BibTeX   (pkt: [?] )        Cytowania wg Scopus: 5 [24-02-2020]
[AWCZ-11342] [data modyf: 07-08-2015 10:21]
4. Publikacje recenzowane w innych wydawnictwach ciągłych (INNE-REC)

Uwaga!. Pokazane w nawiasach liczby oznaczają całkowitą wartość punktową danej publikacji. W przypadku publikacji wieloautorskich poszczególni jej autorzy otrzymują tylko pewną część tych punktów, zgodnie z odpowiednimi zasadami obowiązującymi na UZ.
[1] Optimization of moore FSM implemented with CPLD based on PAL macrocells / Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Radiotehnika - (Problemy Telekommunikacij) .- 2008, nr 155, s. 191--195 bibliogr. rys. wykr.
Kod: CIA-JED    BibTeX   (pkt: [0])
[AWI-8404] [data modyf: 07-06-2010 12:31]
5. Materiały konferencyjne (KONF)

[1] Design of FPGA-based Mealy FSMs with Counters, 2019. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski, Kamil Mielcarek // W: 8th International Conference on Modern Circuits and Systems Technologies - MOCAST 2019. Thessaloniki, Grecja New York : IEEE Xplore, 2019, s. 1
Kod: KON-ANG    BibTeX    DOI: 10.1109/MOCAST.2019.8742071   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-23447] [data modyf: 23-10-2019 14:37]
[2] Optimization of FPGA-based Moore FSM, 2014. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: International Conference of Computational Methods in Sciences and Engineering - ICCMSE 2014. Athens, Grecja [B. m.] : AIP Publishing, 2014, AIP Conference Proceedings, Vol. 1618, s. 134--137, ISBN: 9780735412552
Słowa kluczowe: FPGA, LUT, Moore finite state machine, optimization, synthesis

Kod: KON-WoS    BibTeX    DOI: 10.1063/1.4897698   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-21507] [data modyf: 25-08-2015 12:39]
[3] Synthesis of Finite State Machines with using pseudoequivalent states, 2013. Sławomir Chmielewski, Oleksandr Barkalov, Larysa Titarenko // W: Informatyka - sztuka czy rzemiosło - KNWS '13 : X konferencja naukowa oraz warsztaty szkoleniowe : materiały konferencyjne. Łagów, Polska Zielona Góra : [brak wydawcy], 2013, s. 1--2 .- [CD-ROM ; 2 str. nlb.]
Słowa kluczowe: CPLD, Moore FSM, logic synthesis, state assignment

Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-20929] [data modyf: 07-09-2015 15:26]
[4] Synthesis of Moore finite state machines based on pseudoequivalent states, 2013. Oleksandr Barkalov, Sławomir Chmielewski, Larysa Titarenko // W: 12th IFAC Conference on Programmable Devices and Embedded Systems - PDeS 2013. Velké Karlovice, Czechy [B. m.] : [brak wydawcy], 2013, s. 233--238, ISBN: 9783902823533
Słowa kluczowe: CPLD, Moore FSM, logic synthesis, pseudoequivalent states, state assignment

Kod: KON-ANG    BibTeX    DOI: 10.3182/20130925-3-CZ-3023.00094   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-21044] [data modyf: 25-08-2015 10:17]
[5] Metody syntezy mikroprogramowalnego układu sterującego z wykorzystaniem pseudorównoważnych stanów, 2012. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Informatyka - sztuka czy rzemiosło - KNWS '12 : warsztaty szkoleniowe Instytutu Informatyki i Elektroniki : 9 konferencja naukowa. Przylep k. Zielonej Góry, Polska [Zielona Góra] : [brak wydawcy], 2012, s. [2] CD-ROM
Słowa kluczowe: Moore finite-state-machine, automat Moore?a, mikroprogramowalny układ sterujący, programmable logic device

Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-20382] [data modyf: 28-11-2012 12:23]
[6] Synthesis of Moore FSM with transformation of system in CPLD, 2012. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Proceedings of IEEE East-West Design & Test Symposium - EWDTS 2012. Kharkov, Ukraina Kharkov : [brak wydawcy], 2012, s. 85--90
Słowa kluczowe: Moore Finite-State-Machine, PAL macrocells, pseudoequivalent states, synthesis

Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-20492] [data modyf: 28-11-2012 12:23]
[7] Synthesis of control unit with refined state encoding for CPLD devices, 2011. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Proceedings of IEEE East-West Design & Test Symposium - EWDTS 2011. Sevastopol, Ukraina Kharkov : [brak wydawcy], 2011, s. 60--65
Kod: KON-ANG    BibTeX   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-20138] [data modyf: 28-11-2012 12:23]
[8] Hardware reduction for FSM - based control units using PAL technology, 2010. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Proceedings of IEEE East-West Design & Test Symposium - EWDTS '10. St. Petersburg, Rosja St. Petersburg : [brak wydawcy], 2010, s. 21--24 [CD-ROM]
Kod: KON-ANG    BibTeX   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-19764] [data modyf: 22-10-2010 11:15]
[9] Hardware reduction for FSM - based control units with CPLD, 2010. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Computer-Aided Design of Discrete Devices - CAD DD '10 : proceedings of the seventh international conference. Minsk, Białoruś Minsk : Ob'edinennyj Institut Problem Informatiki Nacional'noj Akademii Nauk Belarusi, 2010, s. 138--146, ISBN: 9789856744634
Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-19832] [data modyf: 07-12-2010 09:05]
[10] Optimizaciâ shemy avtomata mura na plis, 2010. Sławomir Chmielewski, Oleksandr Barkalov, Larysa Titarenko // W: Radioelektronika i molodež v XXI veke : materialy 14-go meždunarodnogo molodežnogo foruma. Har'kov, Ukraina Har'kov : Harkivskij Nacional'nij Universitet Radioelektroniki, 2010, T. 2, s. 99 [abstr.]
Kod: ROZ-5    BibTeX   (pkt: 0)
[KONF-19602] [data modyf: 18-06-2010 14:37]
[11] Zmniejszenie zużycia makrokomórek PAL w realizacji układowych automatów Moore'a, 2010. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Informatyka - sztuka czy rzemiosło - KNWS' 2010 : materiały 7. konferencji naukowej. Świnoujście, Polska [B. m.] : [brak wydawcy], 2010, s. 32--35
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-19666] [data modyf: 19-07-2010 11:19]
[12] Decrease of the number of PAL macrocells for Moore FSM, 2009. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Informatyka - sztuka czy rzemiosło - KNWS' 09 : materiały 6. konferencji naukowej : preprint. Rydzyna, Polska [B. m.] : [brak wydawcy], 2009, s. 118--120
Słowa kluczowe: CPLD, Moore finite-state-machine, PAL macrocells, PAL makro-komórka, algorithmic state machine, algorytmiczna maszyna stanów, automat Moore'a, embedded memory blocks, wbudowany blok pamięci

Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-19232] [data modyf: 19-06-2009 12:30]
[13] Minimization of the number of PAL macrocells for moore FSM, 2009. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: The experience of designing and application of CAD systems in microelectronics : proceedings of the Xth International Conference CADSM 2009. Lviv - Polyana, Ukraina Lviv : Publishing House Vezha&Co, 2009, s. 69--72, ISBN: 9789662191059
Słowa kluczowe: PAL macrocells, embedded memory blocks, moore finite-state-machine

Kod: KON-WoS    BibTeX   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-19104] [data modyf: 21-11-2012 11:05]
[14] Minimizing the number of PAL macrocells for Moore FSM, 2009. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Discrete-Event System Design - DESDes '09 : preprints of the 4th IFAC Workshop. Gandia Beach, Hiszpania [B. m.] : [B. w.], 2009, s. 27--31, ISBN: 9783902661692
Słowa kluczowe: Embedded Memory Blocks, Moore Finite-State-Machine, PAL macrocells

Kod: KON-ANG    BibTeX   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-19344] [data modyf: 09-11-2015 09:47]
[15] Optimizaciâ logičeskoj shemy avtomata mura na programmiruemyh bis, 2009. Sławomir Chmielewski // W: Radioelektronika i molodež v XXI veke : materialy 13-go meždunarodnogo molodežnogo foruma. Har'kov, Ukraina Har'kov : Harkivskij Nacional'nij Universitet Radioelektroniki, 2009, T. 2, s. 139 [abstr.]
Kod: ROZ-5    BibTeX   (pkt: 0)
[KONF-19183] [data modyf: 09-06-2009 12:32]
[16] Reduction in the number of PAL macrocells for Moore FSM, 2009. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Mixed Design of Integrated Circuits and Systems - MIXDES 2009 : 16th international conference : book of abstracts. Łódź, Polska Łódź : [brak wydawcy], 2009, s. 98 [abstr.]
Kod: ROZ-5    BibTeX   (pkt: 0)
[KONF-19255] [data modyf: 30-06-2009 14:07]
[17] Reduction in the number of PAL macrocells for Moore FSM implemented with CPLD, 2009. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Proceedings of IEEE East-West Design & Test Symposium - EWDTS '09. Moscov, Rosja Moscow : The Institute of Electrical and Electronics Engineers, Inc., 2009, s. 255--259 [CD-ROM]
Kod: KON-ANG    BibTeX   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 1 [24-02-2020]
[KONF-19361] [data modyf: 20-10-2009 09:38]
[18] Optimizaciâ logičeskoj shemy avtomata mura na programmiruemoj matričnoj logike, 2008. Sławomir Chmielewski, Oleksandr Barkalov, Larysa Titarenko // W: Radioelektronika i molodež v XXI veke : materialy 12-go meždunarodnogo molodežnogo foruma. Har'kov, Ukraina Har'kov : Harkivskij Nacional'nij Universitet Radioelektroniki, 2008, T. 2, s. 140 [abstr.]
Kod: ROZ-5    BibTeX   (pkt: 0)
[KONF-18777] [data modyf: 09-06-2009 12:36]
[19] Optimization of Moore control unit with refined state encoding, 2008. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Mixed Design of Integrated Circuits and Systems - MIXDES 2008 : proceedings of the 15th international conference. Poznań, Polska Łódź : Technical University of Lodz, 2008, s. 417--420, ISBN: 8392263278
Słowa kluczowe: CPLD, Moore finite-state-machine, PAL macrocells, flow-chart of algorithm

Kod: KON-WoS    BibTeX   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 1 [24-02-2020]
[KONF-18856] [data modyf: 07-02-2019 12:31]
[20] Optimization of Moore FSM on System-on-Chip using PAL technology, 2008. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Modern Problems of Radio Engineering, Telecommunications and Computer Science - TCSET 2008 : Proceedings of the International Conference. Lviv-Slavsko, Ukraina Lviv : Publishing House of Lviv Polytechnic, 2008, s. 314--317 [CD-ROM]
Kod: KON-ANG    BibTeX   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 3 [24-02-2020]
[KONF-18780] [data modyf: 07-05-2008 13:25]
[21] Reduction in the number of PAL macrocells for the effective Moore FSM implementation, 2008. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Proceedings of IEEE East-West Design & Test Symposium - EWDTS' 08. Lviv, Ukraina Lviv : The Institute of Electrical and Electronics Engineers, Inc., 2008, s. 76--79
Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-18971] [data modyf: 04-11-2008 14:56]
[22] Optimization of moore FSM on CPLD, 2007. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Computer-Aided Design of Discrete Devices - CAD DD '07 : proceedings of the Sixth International Conference. Minsk, Białoruś Minsk : [brak wydawcy], 2007, T. 2, s. 39--45, ISBN: 9789856744344
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-18560] [data modyf: 07-08-2015 10:21]
[23] Optimization of moore FSM on system-on chip, 2007. Oleksandr Barkalov, Larysa Titarenko, Sławomir Chmielewski // W: Proceedings of IEEE East-West Design & Test Symposium - EWDTS '07. Yerevan, Armenia Kharkov : [brak wydawcy], 2007, s. 105--109
Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-18488] [data modyf: 07-08-2015 10:21]


kontakt techniczny: skep@bu.uz.zgora.pl
© 2001-2020 Uniwersytet Zielonogórski