System Komputerowej Ewidencji Publikacji

Strona główna   |   Skorowidz nazwisk   |   Raporty   |   Przesyłanie plików źródłowych   |   Kategorie osiągnięć naukowych   |   Dyscypliny naukowe   |   Wyloguj PBN
 
Więcej
z którymkolwiek ze słów
ze wszystkimi słowami
skonstruuj wyrażenie logiczne Pomoc
 

dr inż. Janusz Jabłoński
Dyscypliny naukowe:
Jednostka: Instytut Matematyki
Okres: cały dorobek (zarejestrowany w systemie)
Znaleziono: 45 pozycji bibliograficznych
4 pozycji bibliograficznych za ostatnie 4 pełne lata
Uwagi: (*) - gwiazdka przy nazwisku autora z UZ oznacza, że w danej publikacji podano afiliację autora inną niż UZ.

[N] - liczby punktów w nawiasie kwadratowym [ ]. Pojawia się przy artykułach w czasopismach, które opublikowano przed rokiem 2009. Dla tych publikacji system podaje liczbę punktów, która obowiązywała w roku 2009 niezależnie od roku publikacji.

[?] - znak zapytania zamiast liczby punktów. Pojawia się przy artykułach w czasopismach. Sygnalizuje, że w systemie SKEP nie znaleziono wyceny punktowej danego czasopisma na ministerialnej liście czasopism punktowanych.

Szczegółowe zasady obliczania punktów za publikacje w systemie SKEP znajdują się tutaj.

[C] [D] - dotyczy publikacja za lata [2017 - 2018] oraz [2019 - 2020]
C - Liczba punktów publikacji przypadająca na pracownika
D - Część slotu przypadająca na pracownika

Uwaga: W przypadku gdy pracownik zadeklarował również dyscyplinę dodatkową, po znaku "/" znajdują się analogiczne dane dotyczace dyscypliny dodatkowej.


2. Rozdziały w monografiach, podręcznikach, skryptach, publikacje konferencyjne w wydawnictwach książkowych (Rozdziały w wydawnictwach zwartych) (WZ-ROZ)

[1] Nowy wymiar bezpieczeństwa - RSA z kluczem jednorazowym, Janusz Jabłoński, Marek Wójtowicz
// W: Transakcje i monety internetowe : kryptologia a biznes - bezpieczeństwo stosowane, 2014. / red. M. Węgrzyn, J. Jabłoński, M. Nowakowski, Legionowo : Wydaw. BTC, s. 55--68, ISBN: 9788360233986
Kod: MOR-NANG    BibTeX   (pkt: 5)
[WZCZ-16122] [data modyf: 01-03-2017 14:10]
[2] System kryptograficzny, Janusz Jabłoński
// W: Katalog laureatów : XVII edycja konkursu Polski Produkt Przyszłości, 2014. , Warszawa : Polska Agencja Rozwoju Przedsiębiorczości, s. 8--9
Kod: ROZ-2    BibTeX   (pkt: 0)
[WZCZ-16531] [data modyf: 27-08-2015 11:32]
3. Artykuły w czasopismach (CZASOP)

Uwaga!. Pokazane w nawiasach liczby oznaczają całkowitą wartość punktową danej publikacji. W przypadku publikacji wieloautorskich poszczególni jej autorzy otrzymują tylko pewną część tych punktów, zgodnie z odpowiednimi zasadami obowiązującymi na UZ.
[1] Bezwarunkowo bezpieczny system kryptograficzny / Janusz Jabłoński, Marek Wójtowicz, 2014. Logistyka, nr 5, 611--616, ISSN: 1231-5478, bibliogr. summ.
Kod: CZR-WYKAZ    BibTeX   (pkt: 10)
[AWCZ-18741] [data modyf: 24-09-2015 09:26]
[2] Szybkie mnożenie modulo 2k-1 / Janusz Jabłoński, Robert Dylewski, 2012. Przegląd Elektrotechniczny, nr 8, 145--147, ISSN: 0033-2097, bibliogr. rys. summ.
Słowa kluczowe: CSA, Wallace tree, drzewo Wallace, iloczyny częściowe, mnożenie modulo, modulo multiplier, partial products
Kod: CZR-JCR    BibTeX   (pkt: 15)
[AWCZ-16687] [data modyf: 28-11-2012 12:22]
[3] Koncepcja kryptosystemu RSA z kluczem jednorazowym / Janusz Jabłoński, 2011. Przegląd Elektrotechniczny, nr 11, 173--177, ISSN: 0033-2097, bibliogr. rys. tab. summ.
Słowa kluczowe: FPGA, RSA, differential bitstream, klucz jednorazowy, konfiguracja różnicowa, ones use key
Kod: CZR-JCR    BibTeX   (pkt: 15)
[AWCZ-16018] [data modyf: 28-11-2012 12:22]
[4] Zastosowanie programowania liniowego do badania sieci Petriego / Robert Dylewski, Marian Adamski, Janusz Jabłoński, 2011. Przegląd Elektrotechniczny, nr 11, 159--163, ISSN: 0033-2097, bibliogr. rys. summ.
Słowa kluczowe: P-inwariant, Petri net, SM-components, integer linear programming, programowanie liniowe całkowitoliczbowe, reconfigurable logic controllers, rekonfigurowalny sterownik logiczny, sieć Petriego
Kod: CZR-JCR    BibTeX   (pkt: 15)
[AWCZ-16014] [data modyf: 28-11-2012 12:22]
[5] Arytmetyka resztowa w szyfrowaniu RSA / Janusz Jabłoński, 2010. Przegląd Elektrotechniczny, nr 9, 145--148, ISSN: 0033-2097, bibliogr. rys. tab. summ.
Kod: CZR-JCR    BibTeX   (pkt: 13)
[AWCZ-15013] [data modyf: 01-02-2011 12:18]
[6] Efektywna implementacja podpisu cyfrowego opartego na RSA / Janusz Jabłoński, 2008. Przegląd Telekomunikacyjny i Wiadomości Telekomunikacyjne, nr 6, 797--799 [CD-ROM], ISSN: 1230-3496, bibliogr. tab. wykr. summ.
Słowa kluczowe: Montgomery multiplication, RNS, RSA, mnożenie Montgomery'ego, modular reduction, potęgowanie modularne, redukcja modularna
Kod: CZR-WYKAZ    BibTeX   (pkt: [4])
[AWCZ-13096] [data modyf: 01-07-2008 13:46]
[7] Minimum logic depth modulo 2n+1 adders / Janusz Biernat, Janusz Jabłoński, 2008. Metody Informatyki Stosowanej T. 16, nr 3, 41--55, ISSN: 1898-5297, bibliogr. rys. tab. summ.
Słowa kluczowe: Residue Number System, modulo 2n+1, parallel-prefix adders
Kod: CZR-WYKAZ    BibTeX   (pkt: [4])
[AWCZ-13801] [data modyf: 06-05-2009 14:37]
[8] Efektywna metoda przetwarzania macierzy rzadkich / Janusz Jabłoński, Julita Turos, 2007. Pomiary, Automatyka, Kontrola, nr 5, 63--65, ISSN: 0032-4140, bibliogr. rys. tab. summ.
Słowa kluczowe: compression, kompresja, macierze rzadkie, sparse matrix
Kod: CZR-WYKAZ    BibTeX   (pkt: [6])
[AWCZ-12192] [data modyf: 07-08-2015 10:21]
[9] Zdalnie rekonfigurowalny system rozproszony z FPSLIC / Janusz Jabłoński, 2006. Pomiary, Automatyka, Kontrola, nr 6, wyd. spec., 59--61, ISSN: 0032-4140, bibliogr. rys. summ.
Słowa kluczowe: FPGA, distributed system, reconfigurable controllers, remote reconfigurations, systemy rozproszone, zdalna rekonfiguracja
Kod: CZR-WYKAZ-0    BibTeX   (pkt: [0])
[AWCZ-10997] [data modyf: 07-08-2015 10:22]
5. Materiały konferencyjne (KONF)

[1] Information Systems Development and Usage with Consideration of Privacy and Cyber Security Aspects, 2019. Janusz Jabłoński, Silva Robak // W: Federated Conference on Computer Science and Information Systems - FedCSIS 2019. Leipzig, Niemcy New York : IEEE Xplore, 2019, s. 577--584, ISBN: 9788395235788
Kod: KON-ANG    BibTeX    DOI: 10.15439/2019F261   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-23581] [data modyf: 12-11-2019 17:39]
[2] Novel fast multiplier implemented using FPGA, 2015. Janusz Jabłoński, Marek Węgrzyn // W: Photonics Applications in Astronomy, Communications, Industry and High-Energy Physics Experiments 2015 : XXXVI-th IEEE-SPIE Joint Symposium. Wilga, Polska Bellingham : SPIE, 2015, Proceedings of SPIE, Vol. 9662, s. 1--10, ISBN: 9781628418804
Kod: KON-WoS    BibTeX    DOI: 10.1117/12.2206018   (pkt: 15)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-22023] [data modyf: 15-03-2017 16:30]
[3] Bezwarunkowo bezpieczny system kryptograficzny, 2014. Janusz Jabłoński // W: Bezpieczeństwo techniczne - 2014 : I Międzynarodowej Konferencja Naukowo?Techniczna - ICTS. Warszawa, Polska [B. m.] : [brak wydawcy], 2014, s. 1
Kod: ROZ-5    BibTeX   (pkt: 0)
[KONF-21627] [data modyf: 07-09-2015 17:00]
[4] The optimization of parallel multiplication, 2013. Janusz Jabłoński, Robert Dylewski // W: 12th IFAC Conference on Programmable Devices and Embedded Systems - PDeS 2013. Velké Karlovice, Czechy [B. m.] : [brak wydawcy], 2013, s. 187--191, ISBN: 9783902823533
Słowa kluczowe: discrete event-system design

Kod: KON-ANG    BibTeX    DOI: 10.3182/20130925-3-CZ-3023.00050   (pkt: 0)    SCOPUS     Cytowania wg Scopus: 0 [24-02-2020]
[KONF-21047] [data modyf: 25-08-2015 10:17]
[5] Szybkie mnożenie modulo 2k-1, 2012. Janusz Jabłoński, Robert Dylewski // W: Informatyka - sztuka czy rzemiosło - KNWS '12 : warsztaty szkoleniowe Instytutu Informatyki i Elektroniki : 9 konferencja naukowa. Przylep k. Zielonej Góry, Polska [Zielona Góra] : [brak wydawcy], 2012, s. [2] CD-ROM
Słowa kluczowe: CSA, RNS, Wallace'a tree, matryca mnożąca, mnożenie modulo, multiplication

Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-20387] [data modyf: 28-11-2012 12:23]
[6] Koncepcja krypto-systemu RSA z kluczem jednorazowym, 2011. Janusz Jabłoński // W: Informatyka - sztuka czy rzemiosło - KNWS' 11 : materiały 8. konferencji naukowej. Karpacz, Polska [B. m.] : [brak wydawcy], 2011, s. 213--216
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-20039] [data modyf: 20-06-2011 14:23]
[7] Zastosowanie programowania liniowego do badania sieci Petriego, 2011. Robert Dylewski, Marian Adamski, Janusz Jabłoński // W: Informatyka - sztuka czy rzemiosło - KNWS' 11 : materiały 8. konferencji naukowej. Karpacz, Polska [B. m.] : [brak wydawcy], 2011, s. 267--273
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-20048] [data modyf: 20-06-2011 14:39]
[8] Arytmetyka resztowa w szyfrowaniu RSA, 2010. Janusz Jabłoński // W: Informatyka - sztuka czy rzemiosło - KNWS' 2010 : materiały 7. konferencji naukowej. Świnoujście, Polska [B. m.] : [brak wydawcy], 2010, s. 189--192
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-19682] [data modyf: 19-07-2010 15:13]
[9] Realizacja systemu operacyjnego czasu rzeczywistego w FPSLIC, 2005. Janusz Jabłoński, Marek Węgrzyn // W: Informatyka - sztuka czy rzemiosło - KNWS' 05 : materiały II konferencji naukowej. Złotniki Lubańskie, Polska Zielona Góra : Oficyna Wydaw. Uniwersytetu Zielonogórskiego, 2005, s. 133--138, ISBN: 8389712628
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-17179] [data modyf: 07-08-2015 10:21]
[10] Arytmetyka resztowa w cyfrowym przetwarzaniu sygnałów, 2004. Janusz Jabłoński // W: Informatyka - sztuka czy rzemiosło - KNWS '04 : materiały konferencji naukowej. Zielona Góra, Polska Zielona Góra : Oficyna Wydaw. Uniwersytetu Zielonogórskiego, 2004, s. 35--40, ISBN: 8389712164
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-16779] [data modyf: 07-08-2015 10:21]
[11] Synthesis and implementation modulo arithmetic in FPGA, 2004. Janusz Jabłoński, Janusz Biernat // W: Discrete-Event System Design - DESDes '04 : Proceedings of the International Workshop. Dychów, Polska Zielona Góra : University of Zielona Góra Press, 2004, s. 177--181, ISBN: 8389712156
Słowa kluczowe: HDL, Residue Number System, hardware accelerations, modulo arithmetic

Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-16570] [data modyf: 07-08-2015 10:22]
[12] Fast residue generator for moduli set 2n\plus minus 1, 2002. Janusz Jabłoński, Janusz Biernat // W: Zbornik enajste mednarodne Elektrotechniske in racunalniske konference = Proceedings of the eleventh International Electrotechnical and Computer Science Conference - ERK 2002. Lubljana, Słowenia Lubljana : [brak wydawcy], 2002, Vol. B, s. 51--54
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-15012] [data modyf: 07-08-2015 10:22]
[13] Hybryda FPGA i rdzenia \miP w syntezie algorytmów obliczeniowych o zmiennym zakresie przetwarzania, 2002. Janusz Jabłoński // W: Reprogramowalne Układy Cyfrowe - RUC 2002 : Materiały V krajowej konferencji naukowej. Szczecin, Polska Szczecin : Wydaw. Politechniki Szczecińskiej, 2002, s. 107--112, ISBN: 8387362425
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-14775] [data modyf: 07-08-2015 10:21]
[14] Using residue number system in pipeline processing, 2002. Janusz Jabłoński // W: Advanced Computer Systems - ACS 2002 : 9th International Conference. Międzyzdroje, Polska Szczecin : "Informa", 2002, Part: 2, s. 73--80, ISBN: 8387362476
Słowa kluczowe: DSP, RNS, ROM-less, bit grouping method, conversionR-2-B, pipeline

Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-15229] [data modyf: 07-08-2015 10:20]
[15] Wykorzystanie komputera PC do obsługi karty SIM, 2002. Janusz Jabłoński, Artur Kowalski, Paweł Ławrynowicz // W: Materiały XVIII Sympozjum Koła Zainteresowań Cybernetycznych. Warszawa, Polska Warszawa : BEL Studio Sp. z o.o., 2002, s. 118--129, ISBN: 8388442392
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-15111] [data modyf: 07-08-2015 10:20]
[16] Pipeline processing for serial realization of basical arithmetical operations, 2001. Janusz Jabłoński // W: Discrete-Event System Design - DESDes '01 : Proceedings of the International Workshop. Przytok k/Zielonej Góry, Polska Zielona Góra : Oficyna Wydaw. PZ, 2001, s. 175--180
Słowa kluczowe: binary-to-residue, reconfigurable structures, regular structure, residue number system, residue-to-binary, stream-processing

Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-10372] [data modyf: 07-08-2015 10:21]
[17] Projektowanie cyfrowych układów typu IP-CORE z wykorzystaniem Języka VHDL, na przykładzie projektowania układu 16450, 2001. Bartłomiej Konik, Janusz Jabłoński // W: 22. Międzynarodowe Sympozjum Naukowe Studentów i Młodych Pracowników Nauki - MSN - 22. Zielona Góra, Polska Zielona Góra : Wydaw. PZ, 2001, Informatyka, s. 81--86
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-10095] [data modyf: 07-08-2015 10:21]
[18] Realizacja skalowalnego arytmometru resztowego w strukturach FPGA, 2001. Janusz Jabłoński, Janusz Biernat // W: Reprogramowalne Układy Cyfrowe - RUC 2001 : Materiały IV Krajowej Konferencji Naukowej. Szczecin, Polska Szczecin : Politechnika Szczecińska, 2001, s. 215--220
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-9954] [data modyf: 07-08-2015 10:21]
[19] Resztowa reprezentacja argumentów w sprzętowej realizacji operacji seryjnych, 2001. Janusz Jabłoński // W: III Ogólnopolskie Warsztaty Doktoranckie - OWD 2001. Istebna-Zaolzie, Polska Gliwice : [brak wydawcy], 2001, Archiwum Konferencji PTETiS Oddział W Gliwicach, s. 170--175
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-11240] [data modyf: 07-08-2015 10:20]
[20] FPGA realization of a residue to binary number system converter, 2000. Janusz Jabłoński, Marek Węgrzyn // W: Science Research Education - SRE 2000 : Proceedings of the Polish-German Symposium. Zielona Góra, Polska Zielona Góra : [brak wydawcy], 2000, Part 1, s. 211--216
Słowa kluczowe: FPGAs, Reconfigurable systems, Residue number system, Residue-to-Binary converter

Kod: KON-ANG    BibTeX   (pkt: 0)
[KONF-2621] [data modyf: 01-01-2002 00:00]
[21] Przyspieszenie operacji arytmetycznych przez zastosowanie resztowego systemu liczbowego, 2000. Janusz Jabłoński, Krzysztof Sawicki // W: 21. Międzynarodowe Sympozjum Naukowe Studentów i Młodych Pracowników Nauki - MSN - 21. Zielona Góra, Polska Zielona Góra : Wydaw. PZ, 2000, Informatyka, s. 115--120
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-8743] [data modyf: 07-08-2015 10:22]
[22] Realizacja układów operujących na arytmetyce resztowej z wykorzystaniem struktur FPGA, 2000. Janusz Jabłoński, Janusz Biernat // W: Reprogramowalne Układy Cyfrowe - RUC 2000 : Materiały III Krajowej Konferencji Naukowej. Szczecin, Polska Szczecin : Wydaw. i Drukarnia Wydziału Informatyki Politechniki Szczecińskiej, 2000, s. 335--342
Kod: KON-NANG    BibTeX   (pkt: 0)
[KONF-2565] [data modyf: 01-01-2002 00:00]
6. Prace zbiorowe (Redakcje naukowe czasopism, prac zbiorowych, monografii, podręczników, numerów specjalnych czasopism) (RED)

[1] Zdalne odczyty : kryptologia a biznes - bezpieczeństwo stosowane / (Red.) Marek Węgrzyn, Janusz Jabłoński, Marcin Nowakowski .- Legionowo : Wydaw. BTC, 2015, 230 s. .- ISBN: 9788364702051
Kod: RED-MP-POL    BibTeX   (pkt: 5)
[RED-5359] [data modyf: 15-03-2017 16:36]
[2] Transakcje i monety internetowe : kryptologia a biznes - bezpieczeństwo stosowane / (Red.) Marek Węgrzyn, Janusz Jabłoński, Marcin Nowakowski .- Legionowo : Wydaw. BTC, 2014, 178 s. .- ISBN: 9788360233986
Kod: RED-MP-POL    BibTeX   (pkt: 5)
[RED-5212] [data modyf: 02-09-2015 16:46]
8. Doktoraty i habilitacje (PHD-HAB)

[1] Seryjne wykonywanie operacji arytmetycznych w strukturach reprogramowalnych / Janusz Jabłoński .- Politechnika Wrocławska : Instytut Cybernetyki Technicznej, 2003 .- 117 s. / Promotor: prof. dr hab. inż. Janusz Biernat
Kod: PHD    BibTeX   (pkt: 0)
9. Patenty, wzory użytkowe (PAT-WZU)

[1] Szyfrator i deszyfrator dla systemu kryptograficznego RSA odporny na wstrzykiwanie błędów / Janusz Jabłoński, Witold Wendrowski .- Numer : P.425306 .- Data zgłoszenia : 23-04-2018
Kod: PAT-ZGLO    BibTeX   (pkt: 2)
[2] Encryption system with a generator of one-time keys and a method for generating one time-keys / Janusz Jabłoński, Witold Wendrowski, Michał Wendrowski .- Numer : US2016380766 .- Data zgłoszenia : 29-12-2016 .- Zgłąszający : ADIPS spółka z o.o. ; Zgłoszenie w UPRP PL 4112893(A1)
Kod: ROZ-9    BibTeX   (pkt: 0)
[3] Circuit of a coder with integrated generator of non-recurrent keys and method for generating the non-recurrent coding keys / Janusz Jabłoński, Witold Wendrowski, Michał Wendrowski .- Numer : 412893 .- Data zgłoszenia : 12-04-2015 .- zgłaszający: ADIPS Spółka z o.o.; opublikowany także jako: US2016380766
Kod: PAT-ZGLO    BibTeX   (pkt: 2)
[4] System szyfratora z kluczem jednorazowym / Janusz Jabłoński .- Numer : P.394630 .- Data zgłoszenia : 20-04-2011
Kod: PAT-ZGLO    BibTeX   (pkt: 2)
[5] System szyfratora z kluczem jednorazowym / Janusz Jabłoński .- Numer : 218339 .- Data zgłoszenia : 20-04-2011 .- Data udzielenia : 10-09-2014
Kod: PAT-UZ    BibTeX   (pkt: 25)
[6] Szyfrator systemu kryptograficznego RSA / Janusz Jabłoński, Janusz Biernat .- Numer : 391353 .- Data zgłoszenia : 27-05-2010
Kod: PAT-ZGLO    BibTeX   (pkt: 2)
[7] Szyfrator systemu kryptograficznego RSA / Janusz Jabłoński, Janusz Biernat .- Numer : P.391353 .- Data zgłoszenia : 27-05-2010 .- Data udzielenia : 04-03-2014
Kod: PAT-UZ    BibTeX   (pkt: 25)


kontakt techniczny: skep@bu.uz.zgora.pl
© 2001-2020 Uniwersytet Zielonogórski